Zur Modulseite PDF generieren

#40028 / #2

WS 2015/16 - WS 2015/16

Deutsch

Rechnerorganisation Praktikum

3

Juurlink, Bernardus

Unbenotet

Portfolioprüfung

Deutsch

Zugehörigkeit


Fakultät IV

Institut für Technische Informatik und Mikroelektronik

34341200 FG Mixed Signal Circuit Design

Keine Angabe

Kontakt


EN 4

Saavedra, Antonio

rorgpr@aes.tu-berlin.de

Lernergebnisse

Die Studierenden sind befähigt, digitale Systeme in einer Hardwarebeschreibungssprache (VHDL) zu beschreiben und deren Verhalten mit Hilfe der eingesetzten Entwicklungswerkzeuge zu simulieren.

Lehrinhalte

- Beschreibung digitaler Systeme mit einer Hardwarebeschreibungssprache (VHDL) - Beschreibung einzelner Komponenten eines RISC-Prozessors - Simulation digitaler Schaltungen

Modulbestandteile

Pflichtbereich

Die folgenden Veranstaltungen sind für das Modul obligatorisch:

LehrveranstaltungenArtNummerTurnusSpracheSWS ISIS VVZ
TechGI 2: Digitale SystemeIV0401 L 404WiSeKeine Angabe2

Arbeitsaufwand und Leistungspunkte

TechGI 2: Digitale Systeme (IV):

AufwandbeschreibungMultiplikatorStundenGesamt
Implementierungsaufgaben15.02.0h30.0h
Präsenzzeit15.02.0h30.0h
Vor-/Nachbereitung15.02.0h30.0h
90.0h(~3 LP)
Der Aufwand des Moduls summiert sich zu 90.0 Stunden. Damit umfasst das Modul 3 Leistungspunkte.

Beschreibung der Lehr- und Lernformen

Das Praktikum wird als betreute Rechnerübung in Kleingruppen durchgeführt. Zu Beginn der meisten Termine werden kurze Präsentationen zur Vermittlung der zur Bearbeitung der Implementierungsaufgaben benötigten theoretischen Grundlagen durchgeführt. Die verbleibende Zeit wird zur Kontrolle der bereits bearbeiteten Aufgaben genutzt. Außerdem wird mit der Bearbeitung der nächsten Implementierungsaufgabe begonnen, was im Praktikum noch die Möglichkeit für Rückfragen bietet.

Voraussetzungen für die Teilnahme / Prüfung

Wünschenswerte Voraussetzungen für die Teilnahme an den Lehrveranstaltungen:

Das Praktikum sollte nach dem Bestehen des Moduls "Rechnerorganisation" belegt werden. Ein paralleler Besuch beider Module ist möglich.

Verpflichtende Voraussetzungen für die Modulprüfungsanmeldung:

Dieses Modul hat keine Prüfungsvoraussetzungen.

Abschluss des Moduls

Benotung

Unbenotet

Prüfungsform

Portfolioprüfung

Art der Portfolioprüfung

Keine Angabe

Sprache(n)

Deutsch

Prüfungselemente

NamePunkte/GewichtKategorieDauer/Umfang
2 große Implementierungsaufgaben40Keine AngabeKeine Angabe
6 kleine Implementierungsaufgaben60Keine AngabeKeine Angabe

Notenschlüssel

Prüfungsbeschreibung (Abschluss des Moduls)

Die Prüfung besteht aus der semesterbegleitenden Bearbeitung von Implementierungsaufgaben (2 große zu je 20 Punkten, 6 kleine zu je 10 Punkten). Die Prüfung ist bei Erreichen von mindestens 80 Punkten bestanden.

Dauer des Moduls

Für Belegung und Abschluss des Moduls ist folgende Semesteranzahl veranschlagt:
1 Semester.

Dieses Modul kann in folgenden Semestern begonnen werden:
Wintersemester.

Maximale teilnehmende Personen

Die maximale Teilnehmerzahl beträgt 120.

Anmeldeformalitäten

Die Anmeldung zu den Praktikumsterminen erfolgt über Moses in der ersten Semesterwoche. Die Anmeldung zur Modulprüfung erfolgt über QISPOS innerhalb der ersten sechs Wochen des Semesters.

Literaturhinweise, Skripte

Skript in Papierform

Verfügbarkeit:  nicht verfügbar

 

Skript in elektronischer Form

Verfügbarkeit:  verfügbar

 

Literatur

Empfohlene Literatur
Ashenden, P-J., The Designer’s Guide to VHDL
Reichardt, J., Schwarz, B., VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme

Zugeordnete Studiengänge


Diese Modulversion wird in folgenden Studiengängen verwendet:

Studiengang / StuPOStuPOsVerwendungenErste VerwendungLetzte Verwendung
Dieses Modul findet in keinem Studiengang Verwendung.

Sonstiges

Keine Angabe