Moses - Logik Synthese für Digitale Systeme

Zur Modulseite PDF generieren

Modul / Version
#40546 / #1

Gültigkeit
SS 2014 - SoSe 2020

Verfügbare Sprache(n)
Deutsch

Titel des Moduls
Logik Synthese für Digitale Systeme

Leistungspunkte
3

Modulverantwortliche*r
Kreutzer, Stephan

Benotung
Benotet

Prüfungsform
Mündliche Prüfung

Lehrsprache(n)
Deutsch

Zugehörigkeit

Fakultät
Fakultät IV

Institut
Institut für Softwaretechnik und Theoretische Informatik

Fachgebiet
34352200 FG Logik und Semantik

Prüfungsausschuss
Keine Angabe

Kontakt

Sekretariat
Keine Angabe

Ansprechpartner*in
Wedler, Markus

E-Mail-Adresse
Markus.wedler@tu-berlin.de

Webseite
Keine Angabe

Diese Modulbeschreibung gilt nicht im aktuellen Semester.

Die Modulbeschreibung gilt nur für den Zeitraum SS 2014 - SoSe 2020.

Lernergebnisse

- Kenntnis der grundlegenden Verfahren, die in heutigen Synthesewerkzeugen verwendet werden - Einschätzen der Leistungsfähigkeit und Grenzen von Optimierungsalgorithmen Das Modul vermittelt überwiegend: Fachkompetenz 80x Methodenkompetenz 0x Systemkompetenz 10x Sozialkompetenz 10x

Lehrinhalte

- Syntheseproblem auf der Register-Transfer-Ebene - Zweistufige Minimierung, ESPRESSO - Funktionale Dekomposition - Boolesche und Algebraische Verfahren basierend auf Division - Timing-Analyse - Technology Mapping

Modulbestandteile

Pflichtbereich

Die folgenden Veranstaltungen sind für das Modul obligatorisch:

Lehrveranstaltungen	Art	Nummer	Turnus	Sprache	SWS	ISIS	VVZ
Logik Synthese für Digitale Systeme	VL		k.A.	de	2

ISIS-Kurssuche nach Veranstaltungen des Moduls

Arbeitsaufwand und Leistungspunkte

Logik Synthese für Digitale Systeme (VL):

Aufwandbeschreibung	Multiplikator	Stunden	Gesamt
Präsenzzeit	15.0	2.0h	30.0h
Vor-/Nachbereitung	15.0	4.0h	60.0h
			90.0h(~3 LP)

Der Aufwand des Moduls summiert sich zu 90.0 Stunden. Damit umfasst das Modul 3 Leistungspunkte.

Beschreibung der Lehr- und Lernformen

Vorlesung, Diskussionsforen, Selbststudium

Voraussetzungen für die Teilnahme / Prüfung

Wünschenswerte Voraussetzungen für die Teilnahme an den Lehrveranstaltungen:

Grundkenntnisse in Entwurf und Architektur digitaler Systeme

Verpflichtende Voraussetzungen für die Modulprüfungsanmeldung:

Dieses Modul hat keine Prüfungsvoraussetzungen.

Abschluss des Moduls

Benotung

Benotet

Prüfungsform

Mündliche Prüfung

Sprache(n)

Deutsch

Dauer/Umfang

30 Minuten

Prüfungsbeschreibung (Abschluss des Moduls)

Mündliche Prüfung ca. 30 min

Dauer des Moduls

Für Belegung und Abschluss des Moduls ist folgende Semesteranzahl veranschlagt:
1 Semester.

Dieses Modul kann in folgenden Semestern begonnen werden:
Winter- und Sommersemester.

Maximale teilnehmende Personen

Dieses Modul ist nicht auf eine Anzahl Studierender begrenzt.

Anmeldeformalitäten

siehe http://www.rt.tu-berlin.de/

Literaturhinweise, Skripte

Skript in Papierform

Verfügbarkeit: nicht verfügbar

Skript in elektronischer Form

Verfügbarkeit: verfügbar

Zusätzliche Informationen:
https://www.isis.tu-berlin.de/

Literatur

Empfohlene Literatur
G. De Micheli: Synthesis and Optimization of DigitalCircuits. McGraw-Hill, 1994, ISBN 0-07-016333-2.
G. Hachtel, F. Somenzi: Logic Synthesis and VerificationAlgorithms. Kluwer Academic Publishers, 1996, ISBN 0-7923-9746-0.
S. Devadas, A. Ghosh, K. Keutzer: Logic Synthesis.McGraw-Hill, 1994, ISBN 0-07-016500-9.
S. Hassoun, T. Sasao: Logic Synthesis and Verification.Kluwer Academic Publishers, 2002, ISBN 0-7923-7606-4.

Zugeordnete Studiengänge

Semester:

Zeige auch ausgelaufene Studiengänge und StuPOs

Diese Modulversion wird in folgenden Studiengängen verwendet:

	Studiengang / StuPO	StuPOs	Verwendungen	Erste Verwendung	Letzte Verwendung
Dieses Modul findet in keinem Studiengang Verwendung.

Studierende anderer Studiengänge können dieses Modul ohne Kapazitätsprüfung belegen.

Sonstiges

Keine Angabe