Zur Modulseite PDF generieren

#40335 / #3

SS 2017 - WS 2018/19

English

Applied Embedded Systems Project
Projekt angewandte eingebettete Systeme

6

Juurlink, Bernardus

Benotet

Portfolioprüfung

English

Zugehörigkeit


Fakultät IV

Institut für Technische Informatik und Mikroelektronik

34341400 FG Architektur eingebetteter Systeme

Keine Angabe

Kontakt


EN 12

Juurlink, Bernardus

aep@aes.tu-berlin.de

Lernergebnisse

Knowledge and practical experiences in the realm of designing embedded processor architectures and its programming are gained. Students are able to plan, coordinate and carry out hardware/software co-design, programming in hardware description languages and system-level programming, as well as team management and coordination in a project. The course is principally designed to impart technical skills 35%, method skills 15%, system skills 15%, social skills 35%

Lehrinhalte

In this module, a design and implementation assignment, embedded in a concrete, extensive, and challenging development project is to be solved self-reliantly in team work. This assignment conduces to apply gained methods and knowledge in the realm of computer architecture design and is connected to current research topics of the AES group. The study is to be done under as realistic and work-live compliant conditions as possible, including planning, design, implementation, management, coordination, and presentation of work and results of the concrete team work. Exemplary, the following topics are possible: - Map an embedded single-threaded application to an embedded multi-core platform. - Speed-up an application by using FPGA technology. - Speed-up an embedded system by analyzing and implementing processor and architecture extensions.

Modulbestandteile

Compulsory area

Die folgenden Veranstaltungen sind für das Modul obligatorisch:

LehrveranstaltungenArtNummerTurnusSpracheSWS ISIS VVZ
Applied Embedded Systems Project (AEP)PJ0433 L 231SoSeKeine Angabe4

Arbeitsaufwand und Leistungspunkte

Applied Embedded Systems Project (AEP) (PJ):

AufwandbeschreibungMultiplikatorStundenGesamt
Documentation, Reports, Presentation(s)15.03.0h45.0h
Research, Management, Implementation, Testing15.05.0h75.0h
Weekly contact hours15.04.0h60.0h
180.0h(~6 LP)
Der Aufwand des Moduls summiert sich zu 180.0 Stunden. Damit umfasst das Modul 6 Leistungspunkte.

Beschreibung der Lehr- und Lernformen

Most prominent teaching and learning method for this module is work in groups (Gruppenarbeit); further, short talks (Impulsreferate), feedback (Beobachtung/Feedback) and moderated discussions (moderierte Diskussionen) will be used, oriented towards the requirements and needs of the project and the applying students.

Voraussetzungen für die Teilnahme / Prüfung

Wünschenswerte Voraussetzungen für die Teilnahme an den Lehrveranstaltungen:

Knowledge about computer architecture and hardware description languages (VHDL or Verilog) are obligatory (e.g. Technische Grundlagen der Informatik 2 (TechGI2)). Desirable are practical experiences in synthesis of hardware descriptions or microcontroller or system-level programming.

Verpflichtende Voraussetzungen für die Modulprüfungsanmeldung:

Dieses Modul hat keine Prüfungsvoraussetzungen.

Abschluss des Moduls

Benotung

Benotet

Prüfungsform

Portfolio examination

Art der Portfolioprüfung

100 Punkte insgesamt

Sprache(n)

English

Prüfungselemente

NamePunkteKategorieDauer/Umfang
(Deliverable assessment) Implementation40praktischsemesterbegleitend
(Deliverable assessment) Project documentation, presentation(s), etc35schriftlichjeweils 2 Wochen
(Learning process review) Participation in project work25praktischsemesterbegleitend

Notenschlüssel

Notenschlüssel »Notenschlüssel 2: Fak IV (2)«

Gesamtpunktzahl1.01.31.72.02.32.73.03.33.74.0
100.0pt95.0pt90.0pt85.0pt80.0pt75.0pt70.0pt65.0pt60.0pt55.0pt50.0pt

Prüfungsbeschreibung (Abschluss des Moduls)

Grading system 2 will be used: 95% or more 1.0 90% or more 1.3 85% or more 1.7 80% or more 2.0 75% or more 2.3 70% or more 2.7 65% or more 3.0 60% or more 3.3 55% or more 3.7 50% or more 4.0 Less than 50% 5.0

Dauer des Moduls

Für Belegung und Abschluss des Moduls ist folgende Semesteranzahl veranschlagt:
1 Semester.

Dieses Modul kann in folgenden Semestern begonnen werden:
Sommersemester.

Maximale teilnehmende Personen

Die maximale Teilnehmerzahl beträgt 15.

Anmeldeformalitäten

Pre-registration is organized via ISIS2 system. Registration for the course is carried out on the examination office (possibly electronically QISPOS) within the first six weeks of the semester.

Literaturhinweise, Skripte

Skript in Papierform

Verfügbarkeit:  nicht verfügbar

 

Skript in elektronischer Form

Verfügbarkeit:  verfügbar
Zusätzliche Informationen:

 

Literatur

Empfohlene Literatur
A text book will be used to provide more details for the students.
ISIS2 system will be used to publish all course material.

Zugeordnete Studiengänge


Diese Modulversion wird in folgenden Studiengängen verwendet:

Studiengang / StuPOStuPOsVerwendungenErste VerwendungLetzte Verwendung
Dieses Modul findet in keinem Studiengang Verwendung.
- Masterstudiengang Technische Informatik: Studienschwerpunkte: Rechnertechnik, Technische Anwendungen - Masterstudiengang Elektrotechnik: Ergänzungsmodul - Masterstudiengang ICT Innovation Embedded Systems (Pflichtmodul im 1. Semester)

Sonstiges

Keine Angabe